臺(tái)積電全面公開(kāi)2nm工藝技術(shù)指標(biāo) 密度僅提升10%功耗降低25~30%

在技術(shù)論壇上， 臺(tái)積電首次全面公開(kāi)了旗下的3nm及2nm工藝技術(shù)指標(biāo) ，相比3nm工藝，在相同功耗下，2nm速度快10~15%;相同速度下，功耗降低25~30%。

然而性能及功耗看著還不錯(cuò)，但臺(tái)積電的2nm工藝在晶體管密度上擠牙膏，只提升了10%，按照摩爾定律來(lái)看的話，新一代工藝的密度提升是100%才行，實(shí)際中也能達(dá)到70-80%以上才能算新一代工藝。

臺(tái)積電沒(méi)有解釋為何2nm的密度提升如此低，很有可能跟使用的納米片電晶體管(Nanosheet)技術(shù)有關(guān)，畢竟這是新一代晶體管結(jié)構(gòu)，考驗(yàn)很多。

密度提升只有10%的話，對(duì)蘋(píng)果及、AMD、高通、NVIDIA等客戶來(lái)說(shuō)，這是不利于芯片提升的，要么就只能將芯片面積做大，這無(wú)疑會(huì)增加成本。

更重要的是，臺(tái)積電表示2nm工藝要到2025年才能量產(chǎn)，意味著芯片出貨都要2026年了，4年后才能看到，工藝升級(jí)的時(shí)間也要比之前的5nm、3nm更長(zhǎng)。

臺(tái)積電在2nm工藝上的擠牙膏，倒是給了Intel一個(gè)機(jī)會(huì)，因?yàn)楹笳哳A(yù)計(jì)在2024年就要量產(chǎn)20A工藝及改進(jìn)版的18A工藝了，同樣也是“2nm”級(jí)別的。

目前兩家的2nm工藝都是PPT上的，但是臺(tái)積電這次的2nm工藝表現(xiàn)不盡如人意，這讓Intel勵(lì)志重回半導(dǎo)體工藝第一的目標(biāo)有了可能。

關(guān)鍵詞： 臺(tái)積電公開(kāi) 2nm工藝技術(shù)指標(biāo) 密度僅提升10% 功耗降低